@@ -222,7 +222,7 @@ void dppc_interpreter::ppc_fdiv() {
222
222
ppc_store_dfpresult_flt (reg_d, ppc_dblresult64_d);
223
223
fpresult_update (ppc_dblresult64_d);
224
224
225
- if (isinf (val_reg_a) && isinf (val_reg_b))
225
+ if (std:: isinf (val_reg_a) && std:: isinf (val_reg_b))
226
226
ppc_state.fpscr |= VXIDI;
227
227
228
228
if ((val_reg_a == 0.0 ) && (val_reg_b == 0.0 ))
@@ -245,7 +245,7 @@ void dppc_interpreter::ppc_fmul() {
245
245
ppc_store_dfpresult_flt (reg_d, ppc_dblresult64_d);
246
246
fpresult_update (ppc_dblresult64_d);
247
247
248
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
248
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
249
249
ppc_state.fpscr |= VXIMZ;
250
250
251
251
if (rec)
@@ -270,7 +270,7 @@ void dppc_interpreter::ppc_fmadd() {
270
270
if (((val_reg_a == inf) && (val_reg_b == -inf)) || ((val_reg_a == -inf) && (val_reg_b == inf)))
271
271
ppc_state.fpscr |= VXISI;
272
272
273
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
273
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
274
274
ppc_state.fpscr |= VXIMZ;
275
275
276
276
if (rec)
@@ -291,7 +291,7 @@ void dppc_interpreter::ppc_fmsub() {
291
291
ppc_store_dfpresult_flt (reg_d, ppc_dblresult64_d);
292
292
fpresult_update (ppc_dblresult64_d);
293
293
294
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
294
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
295
295
ppc_state.fpscr |= VXIMZ;
296
296
297
297
double inf = std::numeric_limits<double >::infinity ();
@@ -323,7 +323,7 @@ void dppc_interpreter::ppc_fnmadd() {
323
323
if (((val_reg_a == inf) && (val_reg_b == -inf)) || ((val_reg_a == -inf) && (val_reg_b == inf)))
324
324
ppc_state.fpscr |= VXISI;
325
325
326
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
326
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
327
327
ppc_state.fpscr |= VXIMZ;
328
328
329
329
if (rec)
@@ -344,7 +344,7 @@ void dppc_interpreter::ppc_fnmsub() {
344
344
ppc_store_dfpresult_flt (reg_d, ppc_dblresult64_d);
345
345
fpresult_update (ppc_dblresult64_d);
346
346
347
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
347
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
348
348
ppc_state.fpscr |= VXIMZ;
349
349
350
350
double inf = std::numeric_limits<double >::infinity ();
@@ -410,7 +410,7 @@ void dppc_interpreter::ppc_fdivs() {
410
410
411
411
double ppc_dblresult64_d = (float )(val_reg_a / val_reg_b);
412
412
413
- if (isinf (val_reg_a) && isinf (val_reg_b))
413
+ if (std:: isinf (val_reg_a) && std:: isinf (val_reg_b))
414
414
ppc_state.fpscr |= VXIDI;
415
415
416
416
if ((val_reg_a == 0.0 ) && (val_reg_b == 0.0 ))
@@ -434,7 +434,7 @@ void dppc_interpreter::ppc_fmuls() {
434
434
435
435
double ppc_dblresult64_d = (float )(val_reg_a * val_reg_c);
436
436
437
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
437
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
438
438
ppc_state.fpscr |= VXIMZ;
439
439
440
440
ppc_store_sfpresult_flt (reg_d, ppc_dblresult64_d);
@@ -463,7 +463,7 @@ void dppc_interpreter::ppc_fmadds() {
463
463
if (((val_reg_a == inf) && (val_reg_b == -inf)) || ((val_reg_a == -inf) && (val_reg_b == inf)))
464
464
ppc_state.fpscr |= VXISI;
465
465
466
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
466
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
467
467
ppc_state.fpscr |= VXIMZ;
468
468
469
469
if (rec)
@@ -488,7 +488,7 @@ void dppc_interpreter::ppc_fmsubs() {
488
488
ppc_store_sfpresult_flt (reg_d, ppc_dblresult64_d);
489
489
fpresult_update (ppc_dblresult64_d);
490
490
491
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
491
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
492
492
ppc_state.fpscr |= VXIMZ;
493
493
494
494
double inf = std::numeric_limits<double >::infinity ();
@@ -520,7 +520,7 @@ void dppc_interpreter::ppc_fnmadds() {
520
520
if (((val_reg_a == inf) && (val_reg_b == -inf)) || ((val_reg_a == -inf) && (val_reg_b == inf)))
521
521
ppc_state.fpscr |= VXISI;
522
522
523
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
523
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
524
524
ppc_state.fpscr |= VXIMZ;
525
525
526
526
if (rec)
@@ -541,7 +541,7 @@ void dppc_interpreter::ppc_fnmsubs() {
541
541
ppc_store_sfpresult_flt (reg_d, ppc_dblresult64_d);
542
542
fpresult_update (ppc_dblresult64_d);
543
543
544
- if ((isinf (val_reg_a) && (val_reg_c == 0.0 )) || (isinf (val_reg_c) && (val_reg_a == 0.0 )))
544
+ if ((std:: isinf (val_reg_a) && (val_reg_c == 0.0 )) || (std:: isinf (val_reg_c) && (val_reg_a == 0.0 )))
545
545
ppc_state.fpscr |= VXIMZ;
546
546
547
547
double inf = std::numeric_limits<double >::infinity ();
0 commit comments